VHDL - conception pour cible FPGA

Orsys

Non finançable CPF
Tout public
Présentiel
Public admis
Salarié en poste
Demandeur d'emploi
Entreprise
Etudiant
Prix
3348 €
Durée
Nous contacter
Localité
En présentiel
Découvrez les localités disponibles pour suivre cette formation en présentiel.
En savoir plus sur les localités en présentiel
Cette formation est disponible dans les centres de formation suivants:
  • 92 - Puteaux
Cette formation peut être dispensée dans votre entreprise dans les localités suivantes :
  • 75 - Paris
  • 77 - Seine-et-Marne
  • 78 - Yvelines
  • 91 - Essonne
  • 92 - Hauts-de-Seine
  • 93 - Seine-Saint-Denis
  • 94 - Val-de-Marne
  • 95 - Val-d'Oise
Objectifs
À l'issue de la formation, le participant sera en mesure de :
Appréhender le langage VHDL et ses multiples possibilités
Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple
Programme
Cette formation vous permettra d'acquérir des compétences générales dans la pratique du VHDL, langage destiné à représenter le comportement et l'architecture d'un système électronique numérique. Vous pourrez découvrir ce langage et développer votre premier projet VHDL.

Envie d’en savoir plus sur cette formation ?

Documentez-vous sur la formation

Quelle est votre situation ?

Haut de page