VHDL - conception pour cible FPGA

À l'issue de la formation, le participant sera en mesure de :
Appréhender le langage VHDL et ses multiples possibilités
Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple