▷ Offre de Formation Conception Intel FPGAs avec Quartus Prime avec Advanced Logic Synthesis for Electronics

Public admis

Salarié en poste

Demandeur d'emploi

Entreprise

Étudiant

Prix

Nous contacter

Durée

Nous contacter

Localité

En présentiel

Découvrez les localités disponibles pour suivre cette formation en présentiel.

Objectifs

Maîtriser le flot de conception des FPGAs Intel et les très nombreux outils intégrés à la suite Intel® Quartus® Prime software ; - fondamentaux de l'Analyse de Timing

Techniques plus avancées : - Analyse et Contraintes Timing approfondies avec TimeQuest / Timing Analyzer
- indispensables pour tous les projets d'une certaine complexité, notamment ceux qui implémentent des interfaces rapides avec contraintes timings complexes et multiples domaines d'horloges.

Programme

Quartus Prime (2 x 2 j) : Partie I & Partie II Avancée
I. Introduction à Intel® Quartus® Prime software et au flot de conception ;
- Les outils de base du flot
- Principes fondamentaux de l'Analyse Timing et Introduction aux Contraintes SDC
- Modes de Configuration des FPGAs ; - Utilisation avancée de Quartus Prime
- Automatisation du flot de Conception ; - Chip Planner
- Estimation et Optimisation de Consommation
- In-System Memory Contents Editor ; - SignalTap et SignalTap Avancé

II. Intel Timing Analyzer, et les contraintes SDC : Introduction, Présentation des Concepts et de l'Interface Utilisateur
- Rapports Timing & Contraintes d'horloges
- Contraindre les I/Os, Interfaces Synchrones
- Chemins Asynchrones et Exceptions Timing
- Optimisation des Timings ; Exceptions Timings
- Interfaces Source-Synchrones - SDR
- Design avec Feedback externe ; - Utilisation du Tcl : scripting et SDC avancé